16コアOpteronも登場－AMDの次世代サーバーCPUロードマップ

　米AMDは11月11日（米国時間）、毎年行っているアナリスト向けのカンファレンス「2009 Financial Analyst Day」を開催した。このカンファレンスでは、2010年のAMD-Vの機能や製品ラインアップの概要、今後のCPUのロードマップなどが明らかにされている。

　今年は、次世代アーキテクチャのCPUに関する話題など、非常に盛りだくさんの発表が行われた。そこで、今回は、サーバー分野にフォーカスして、2010～2011年のAMDサーバープラットフォームのロードマップを解説していこう。

■製品ラインアップをミッドレンジにフォーカスするOpteron

Opteronは、6000シリーズと4000シリーズの2種類に整理される

　Opteronは、1ソケット、2ソケット、4ソケット、8ソケットなど、CPUのソケット数に合わせた製品ラインアップが行われていた。しかし、最も売れているのは、2ソケットのプラットフォームだ。

　このため、2010年にリリースされるOpteronからは、パフォーマンスを追求したOpteron 6000シリーズ、省電力性とコストを追求したOpteron 4000シリーズの2つの製品ラインアップに整理される。ちなみに、2010年にリリースされるOpteron 6000シリーズの開発コード名はMagny-Cours、Opteron 4000シリーズの開発コード名はLisbonとなっている。

　Opteron 6000シリーズは、2～4ソケットのサーバーを構築できるCPUだ。一方、Opteron 4000シリーズは、1～2ソケットのサーバーに対応している。つまり、今後AMDでは8ソケット対応のOpteronはリリースしないことになる。2011年リリース予定のOpteron 6000シリーズ（開発コード名：Interlagos）では、CPUコアが12個もしくは16個、Opteron 4000シリーズ（開発コード名：Valencia）では、CPUコアが6個もしくは8個と、今までのCPUとはケタ違いのCPUコア数を内蔵することになる。

　今後5年ほどのCPUの進化を考えると、どんどんCPUコア数が増えていくだろう。このことからも、AMDでは、あまり需要のない8ソケット対応のCPUをリリースするよりも、よりマーケットの広い4ソケット、2ソケットのCPUにフォーカスを絞ったともいえる。実際、12CPUコアを内蔵するMagny-Coursを4ソケットで利用すれば、48CPUコアのサーバーが誕生する。これだけでも巨大なサーバーとなるが、4ソケットプラットフォームであるので、ある程度リーズナブルなコストで導入できるだろう。

Magny-Coursは、メモリチャンネルが4本にアップされているため、パフォーマンスが大幅にアップする

　Opteron 6000シリーズと4000シリーズの大きな違いは、サポートしているメモリチャンネルの数にある。2010年のMagny-Cours（6000シリーズ）、Lisbon（4000シリーズ）からは、メモリとしてDDR3が採用され、6000シリーズはメモリチャンネルが4本に、4000シリーズは2本になる。つまり、同じ2ソケットのサーバーであっても、6000シリーズと4000シリーズでは、サポートされているCPUコア数と最大メモリ容量が異なることになる。

　今回のカンファレンスでは、Magny-Cours（6000シリーズ）とLisbon（4000シリーズ）のアーキテクチャに関しては、あまり情報は公開されていない。2010年のサーバーCPU（Magny-Cours、Lisbon）のCPUアーキテクチャに関しては、現在のShanghai、Istanbulを踏襲するものと考えられる。実は、6000シリーズは、4000シリーズのCPUダイを2つ使用したMCM（マルチチップモジュール）になるといわれている。このため、4000シリーズのCPUを2つ合わせた6000シリーズでは、必然的に4本のメモリチャンネルを持つことになるというわけだ。

　また、6000シリーズのCPUコア数も、4000シリーズの2倍になる。Magny-Coursでも、Lisbonの2倍のCPUコア数となっている。2011年には、CPUの製造プロセスが微細化され、4000シリーズでもより多くのCPUコアが搭載されるようになれば、必然的に6000シリーズでもCPUコア数が倍増する。実際、2011年にリリース予定のInterlagos（6000シリーズ）は、CPUコア数が12個もしくは16個となっている。これは、同時期にリリースされるValencia（4000シリーズ）のCPUコア数が4個もしくは8個となっているモノのちょうど2倍にあたる。

　つまり、Opteron 6000シリーズは、2つの4000シリーズCPUを1パッケージ化した製品といえるだろう。このため、6000シリーズは、2つのCPUダイ間の接続にHyper-Transport（HT）が利用される。また、CPUダイが2つに分かれているため、2つのCPUダイで3次キャッシュメモリを共有するといったデザインにはなっていないようだ。

　2010年のOpteronは、Magny-Cours（6000シリーズ）とLisbon（4000シリーズ）に移行するときに、CPUソケットも変更される。6000シリーズはG34ソケット、4000シリーズはC32ソケットと現在Opteronで使用されているSocket Fとはピン数が異なる。AMDでは、2010年にソケットの変更を行った後は、数年間ソケットを変更する予定はないとしている。つまり、G34やC32ソケットは、2011年にリリースされるInterlagos（6000シリーズ）やValencia（4000シリーズ）でもそのまま利用できる。

　AMDでは、こういったソケット互換のコンセプトを2010年以降も続けていきたいと考えている。やはり、CPUソケットがコロコロ変わるようでは、サーバーメーカーもユーザーも安心した投資ができないということからだろう。

2010年にリリースされるOpteron 6000シリーズ（Magny-Cours）は、8コア/12コアを持つ。メモリチャンネルは4本。CPUソケットは、新しいG34ソケット	Magny-CoursのCPUダイ。Lisbon（Opteron 4000シリーズ）のCPUが2つ並んでいる。プラットフォーム名は、Maranello

2010年にリリースされるOpteron 4100シリーズ（Lisbon）は、4コア/6コアを持つ。メモリチャンネルは2本。CPUソケットは、新しいC32ソケット	LisbonのCPUダイ写真。Lisbonは、4コア/6コアを持つ。プラットフォーム名は、San Marino

　2010年以降のOpteronに使用する周辺チップは、10月にリリース済みだ。これは、当初Fioranoといわれていたモノ。10月にリリースされたSR56x0シリーズのチップセットは、現在のSocket Fだけでなく、G34やC32ソケットにも対応している。ただし、Fioranoプラットフォームは、現在のSocket FのCPUを対象としているため、次世代のG34やC32ソケットのCPUは、物理的に挿すことができない。

　特に、メモリが2チャンネルのC32ソケットのLisbon（4000シリーズ）などは、マザーボードの設計もほとんど変わらず、ソケットを変更するだけで、次世代Opteronに対応できるだろう（4000シリーズはSan Marinoというコード名のプラットフォーム）。メモリが4チャンネルあるG34ソケットのMagny-Coursに関しては、メモリスロットが多くなるため、現在のOpteronマザーボードとは設計が大きく異なるため、現在のFioranoプラットフォームがそのまま利用できるわけではない（6000シリーズはMaranelloというコード名のプラットフォーム）。

　ちなみに、4000シリーズには、低電圧版のOpteron EEシリーズが用意されている。また、EEシリーズに特化した省電力プラットフォームとしてAdelaideがある。Adelaideは、チップセットにSR5650とSP5100（SATAなどのインターフェイスチップ）と低電圧版のDDR3メモリ、Hyper-Tranceport 1.0を採用することで、低消費電力を実現している。

　SR56x0シリーズは、単に次世代CPUへの対応だけでなく、仮想化においても大きな進化がある。それは、AMD-ViといわれるI/O仮想化の機能IOMMU 2.1が搭載されたことだ。AMD-Viを搭載することで、IntelのNehalemシリーズが実現しているVT-dと同じような機能がAMDのプラットフォームでも実現されることになる。

　多くのIT管理者が心配するのは、新しい機能がサポートされたからといって、ハイパーバイザーが対応していないため、実際に利用されるようになるには時間がかかるということだろう。実は、VMware ESX/ESXi、マイクロソフトのHyper-V、Xen、レッドハットのKVMなど、現在リリースされている多くのハイパーバイザーは、IOMMUの機能をすでにサポートしている。

　このため、SR56x0シリーズのチップセットとSocket FのOpteronといった現状の組み合わせでも、I/O仮想化のメリットを享受することが可能だ（2010年には、デスクトップ用のチップセットRD890/RD880シリーズにもIOMMUは搭載される）。

　Magny-Cours（6000シリーズ）、Lisbon（4000シリーズ）のリリーススケジュールに関しては、8コア/12コアのMagny-Coursが2010年の第1四半期、4コア/6コアのLisbonは第3四半期となっている。このあたりは、AMDにとって利益率の高いMagny-Coursを先行させたということもあるのだろう。

　Magny-CoursとLisbonは、メモリチャンネル数とサポートするメモリの種類は異なるが、CPUのアーキテクチャとしては現在のOpteron（Shanghai/Istanbul世代）と変わらない。製造プロセスも45ナノのままだ。

Opteronは、2010年からパフォーマンスが大幅に上がっていく	Opteronのロードマップ。Magny-CoursとLisbonは、2010年は45ナノで製造されるが、2011年には32ナノへ移行する

■2011年のBulldozerコアでアーキテクチャを一新

Bulldozerコアの概要。整数演算ユニットが2つで1CPUコアとなっている

Bulldozerコアにより、プログラムの並列動作がアップし、アプリケーションの性能が大幅にアップする。また、浮動小数点演算も256ビット化することで、性能がアップしている

　AMDにとっては2011年が変革の年となる。これは、CPUのアーキテクチャを現在のK10世代から、新しいBulldozerコアへ移行するからだ。

　今回のカンファレンスでは、Bulldozerコアに関して、アーキテクチャの概要が発表された。

　Bulldozerコアは、1つのユニットに2つの整数演算コアを持っている。それぞれの整数演算コアは4つのパイプラインを持ち、処理を行う。少し異なるのは、浮動小数点演算を行うユニットや命令をデコードするユニットを1つしか持っていない。つまり、整数演算機能のハードウェアだけを2倍搭載したアーキテクチャといえる。

　多くのアプリケーションは、整数演算などの処理が中心となっているため、整数演算のユニットを増やすことで処理を高速化している。また、浮動小数点演算は、多くのアプリケーションでそれほど多く利用されていないため、2つなくても、それほどパフォーマンスに影響しないとAMDでは考えている。

　浮動小数点ユニットは128ビット長が2本用意されている。256ビットの浮動小数点演算ユニットとして一括して利用することも可能だ。

　浮動小数点演算ユニットを256ビット化しているのは、Intelが提唱している次世代の拡張命令AVXに対応するためだ。AMDでは、SSE5という独自規格を検討していたが、IntelがAVXを打ち出したため、AVX互換にかじを切った。ただし、AVXでサポートされていないSSE5命令は、AMDの独自拡張命令としてBulldozerコアに追加する予定だ。

　整数演算ユニットは、それぞれ1次キャッシュメモリを持っている。2次キャッシュメモリは、2つの整数演算ユニットと浮動小数点ユニットで共有している。さらに複数のBulldozerコアで共有する3次キャッシュメモリが存在する。それぞれのキャッシュメモリの容量に関しては、明らかにされていない。

　Bulldozerコアを採用したサーバーCPUとしては、2011年リリースのInterlagos（6000シリーズ）、Valencia（4000シリーズ）で採用される模様だ。製造プロセスに関しては、32ナノを採用する。

　Bulldozerコアのアーキテクチャを見てみると、現在のK10世代（Shanghaiなど）と比べると整数演算の性能が大幅にアップすると思われる。

2012年には、サーバー分野でもFusionコンセプトに基づいたCPUとGPUを融合したAPUがリリースされるだろう

　このほか、2011年にはFusionコンセプトに基づいて、CPUとGPUを融合させたAPU（Accelerated Processing Unit）のLIanoをノートPCとデスクトップPC用のCPUとして提供する。サーバー向けに関しては、コンシューマー分野での状況を見て、徐々にGPUとの統合が行われるだろう。

　ただ、サーバー分野においては、高機能なグラフィックはそれほど必要ではない。それよりもGPUの演算能力（GPGPU）を利用していこうという方向になる。サーバー分野でFusionコンセプトが進むには、GPGPUにおけるプログラミングツールやアプリケーションなどがそろってこないと、本格的に普及していかないだろう。

AMDでは、Fusionコンセプトに基づきCPUとGPUの融合を目指している	APUとしてはLIanoというコード名でコンシューマー向けが2011年にリリースされる	APUを普及させていくには、ソフトウェアのサポートが重要